Advantest

Advantest: Unternehmen

Geschichte

Advantest wurde 1954 in Tokio als Takeda Riken Industry gegründet und entwickelte zunächst Messinstrumente für die Elektronikindustrie. In den 1970er-Jahren verlagerte sich der Schwerpunkt auf automatische Testsysteme für Halbleiter, während die zunehmende Komplexität integrierter Schaltungen das Unternehmen zum internationalen Anbieter machte. 1985 erfolgte die Umbenennung in Advantest Corporation. Mit dem Ausbau in Nordamerika, Europa und Asien sowie der Übernahme des Halbleitertestgeschäfts von Verigy im Jahr 2011 stärkte Advantest seine Position vor allem bei leistungsfähigen System-on-Chip-Testern. Heute zählt das Unternehmen zu den wichtigsten Ausrüstern der globalen Chipindustrie.

Das Geschäftsmodell umfasst Testsysteme für Logik- und Speicherchips, Mess- und Analyseinstrumente, Halbleiter-Handler sowie Lösungen für den System-Level-Test. Den größten Umsatzbeitrag leisten typischerweise SoC-Testsysteme, deren Nachfrage von Rechenzentren, künstlicher Intelligenz, Smartphones, Automobilchips und industrieller Elektronik abhängt. Speicher-Tester profitieren von Investitionen in DRAM, NAND und insbesondere High-Bandwidth Memory, während Handler und Messgeräte die wiederkehrende Nachfrage aus der gesamten Fertigungskette ergänzen. Zusätzliche Wachstumschancen entstehen durch steigende Testanforderungen bei kleineren Strukturbreiten, heterogenen Chiplet-Architekturen und Leistungshalbleitern.

Im Wettbewerb mit Teradyne, Cohu und spezialisierten Anbietern hebt sich Advantest durch eine breite, integrierte Plattform für Test, Messung und Datenanalyse ab. Die enge Zusammenarbeit mit führenden Chipdesignern und Auftragsfertigern schafft hohe technische Eintrittsbarrieren und unterstützt langfristige Kundenbeziehungen. Ein weiterer Vorteil ist die Fähigkeit, Testlösungen über mehrere Technologiegenerationen hinweg anzupassen. Damit partizipiert Advantest nicht nur an steigenden Chipvolumina, sondern auch daran, dass jeder einzelne Halbleiter aufwendiger und teurer geprüft werden muss.

Geschäftsmodell

• Automatisierte Chiptests: Verkauft automatische Testsysteme, Handler, Schnittstellen und Software, die Halbleiter, Speicher, Prozessoren und elektronische Komponenten während Produktion und Endprüfung messen.
• Anlagen plus Services: Verdient primär mit Einzelverkäufen von Testanlagen und Peripherie, ergänzt durch wiederkehrende Service-, Wartungs-, Support-, Leasing- und Softwareerlöse.
• Halbleiterindustrie weltweit: Hauptkunden sind integrierte Halbleiterhersteller, Foundries, Auftragsfertiger, Speicherproduzenten, Halbleiter-Designhäuser und unabhängige Testdienstleister weltweit sowie Hersteller komplexer elektronischer Komponenten und Systeme.
• Tiefe Testkompetenz: Breite Testplattform, hohe Messpräzision, enge Kundenintegration und umfangreiche Datenkompetenz schaffen Skalenvorteile sowie hohe Wechselkosten in anspruchsvollen neuen Chipgenerationen.

Geografische Präsenz

• Asien: Im GJ 2025 entfielen 91,8 % des Konzernumsatzes auf Asien, nach 89,4 % im Vorjahr. Treiber waren vor allem Taiwan, China und Südkorea sowie KI-, Foundry- und Speicherinvestitionen. Ein Produktionsanteil wird nicht veröffentlicht. Advantest nennt Fertigungs- und Lieferaktivitäten in Asien einschließlich Malaysia; Hochwasserrisiken dort machen die Lieferkette trotz regionaler Diversifizierung relevant.
• Nordamerika: Die offiziell als Americas ausgewiesene Region stand im GJ 2025 für 3,9 % des Umsatzes, nach 6,0 %. Der Rückgang kontrastiert mit starker US-KI-Endnachfrage, weil Verkäufe nach Kundenstandort erfasst werden. Advantest veröffentlicht keinen Produktionsanteil für Nordamerika. Die Region ist vor allem Entwicklungs-, Vertriebs- und Kundensupportstandort; neue kalifornische Innovation-Center verbreitern die technische Nähe, ersetzen aber keine ausgewiesene Fertigungsquote.
• Europa: Europa trug im GJ 2025 rund 2,1 % zum Umsatz bei, nach 2,6 % im Vorjahr. Absolut stieg der Umsatz, blieb aber gegenüber den asiatischen Halbleiterzentren strukturell klein. Ein Produktionsanteil für Europa wird nicht berichtet. Die Region besitzt Entwicklungs-, Vertriebs- und Supportfunktionen; die Bilanz zeigt regionale langfristige Vermögenswerte, daraus lässt sich jedoch keine Produktionsabhängigkeit ableiten.

Marktposition & Wettbewerber

• Halbleiter-ATE: Marktführer. Vorteil: Breites ATE-Portfolio und 65 % Marktanteil 2025. Wettbewerber: Teradyne, CCTech, Accotest, Cohu
• SoC-Testsysteme: Führender Anbieter. Vorteil: V93000-Ökosystem skaliert von Entwicklung bis Volumen. Wettbewerber: Teradyne, CCTech, Accotest
• Memory-Testsysteme: Starke Position. Vorteil: Breite DRAM-, HBM- und NAND-Testabdeckung. Wettbewerber: Teradyne, UniTest, Exicon
• Test-Handler: Starker Anbieter. Vorteil: Integration mit eigenen Testern und Testzellen. Wettbewerber: Cohu, CCTech, TechWing

Management

• Douglas Lefever (Representative Director, Group CEO): Lefever kam 1998 zu Advantest America und führte später die US-Tochter. Nach Strategie- und COO-Rollen wurde er im April 2024 Group CEO und ist seit Juli 2025 ohne Zusatzressort CEO. Er verantwortet Konzernstrategie, Geschäftsentwicklung und Technologie und treibt Kapazitätsausbau, KI-Testlösungen und das erweiterte Testökosystem.
• Koichi Tsukui (Representative Director, President, Group COO): Tsukui ist seit 1987 bei Advantest und war unter anderem CTO sowie Co-COO. Seit April 2024 ist er President und Group COO, seit Juli 2025 in der heutigen Ressortstruktur. Er verantwortet operative Umsetzung, Lieferkette und interne Prozesse und begleitet insbesondere den massiven Ausbau der Tester-Lieferkapazität.
• Yoshiaki Yoshida (Chairperson of the Board): Yoshida trat 1999 bei Advantest ein und führte das Unternehmen ab Januar 2017 als President und CEO sowie später als Group CEO. Seit April 2024 ist er Chairperson of the Board. In seiner Amtszeit prägte er die Konzentration auf Halbleitertest, globale Expansion und den Übergang zur aktuellen CEO-COO-Führungsstruktur.
• Juergen Serrer (CTO, Test System Business Group Leader): Serrer entwickelte sich aus der europäischen Forschung und Entwicklung sowie dem V93000- und SoC-Testgeschäft in die Konzernführung. Seit April 2025 ist er CTO und Leiter der Test System Business Group. Er verantwortet Technologie-Roadmap und Kerntestgeschäft und treibt Plattformausbau, Hochleistungs-ATE und nächste Testgenerationen.
• Hisako Takada (CFO): Takada wurde im April 2025 CFO. Zuvor arbeitete sie bei Investmentbanken und Unternehmen und hatte Advantest bereits bei Akquisitionen beraten. Sie verantwortet Finanzierung, Kapitalallokation und die finanzielle Unterstützung von Geschäftsbereichen, Lieferkette und Forschung; dazu gehören auch die Finanzierung des Kapazitätsausbaus und strategischer Technologieinvestitionen.
• Sanjeev Mohan (CCRO): Mohan kam aus leitenden Vertriebs- und Marketingfunktionen bei Advantest America und übernahm anschließend konzernweite Kundenaufgaben. Spätestens seit Juli 2025 ist er CCRO. Er verantwortet Kundenbeziehungen und kommerzielle Steuerung; seine Laufbahn spiegelt den Ausbau globaler Key-Account-Abdeckung wider, der bei stark konzentrierter KI- und Foundry-Nachfrage zentral geworden ist.
• Richard Junger (CSCO): Junger führte zuvor SoC-Delivery, Global Operations und Digitalisierungsaufgaben in Europa und auf Konzernebene. Spätestens seit November 2025 ist er CSCO; Digital- und IT-Ressorts wurden 2026 separat vergeben. Er verantwortet die globale Lieferkette mit Schwerpunkt auf Kapazität, Beschaffung und resilienten Produktionspfaden während des starken Tester-Hochlaufs.

Wachstumstreiber

• KI- und HBM-Test: KI-Beschleuniger und HBM erhöhen Testintensität, Auslastung und Nachfrage nach V93000- sowie Speicher-Testsystemen.
• SoC-Testsysteme: Neue Smartphone-, Automotive- und KI-Chips treiben den Bedarf an leistungsfähigeren SoC-Testern und Prober-Lösungen.
• Auftragsbestand: Hohe Bestellungen für KI- und Speicherprüfungen verbessern kurzfristig die Umsatzvisibilität, bleiben aber kundenseitig konzentriert.
• System-Level-Test: Der Ausbau von System-Level-Test und Burn-in erschließt zusätzliche Nachfrage nach komplexen KI- und Automotive-Bauteilen.
• Kapazitätsausbau: Neue Produktions- und Servicekapazitäten müssen mit der KI-Nachfrage Schritt halten, sonst drohen Lieferverzögerungen und verpasste Umsätze.
• Operative Marge: Der Produktmix stützt die Profitabilität, während Investitionen, Personalaufbau und Wechselkurse kurzfristig schwanken.

Zukunftspläne

• SoC-Kapazität auf 7.500: Advantest will seine SoC-Tester-Lieferkapazität innerhalb weniger Jahre auf 7.500 Systeme erhöhen. Rund 50 Milliarden JPY aus den im April 2026 begebenen Wandelanleihen sollen bis März 2029 in Kapazität fließen. Damit soll der Konzern die stark gestiegene Nachfrage nach KI- und Hochleistungsprozessoren bedienen und Lieferengpässe reduzieren.
• Strategische Bestände: Advantest plant, rund 20 Milliarden JPY aus der Finanzierung bis März 2027 für strategisch gesicherte Bestände einzusetzen. Der zusätzliche Puffer soll kritische Komponenten verfügbar halten, Produktionsunterbrechungen begrenzen und den schnelleren Hochlauf der Testerfertigung absichern, nachdem stark schwankende Halbleiternachfrage und knappe Komponenten die Lieferfähigkeit belastet haben.
• Nächste Testgeneration: Bis März 2028 sollen rund 30 Milliarden JPY in Testlösungen der nächsten Generation fließen. Ziel sind Plattformen für komplexere KI-, HPC- und moderne Packaging-Anwendungen sowie höhere Testleistung. Die Investitionen ergänzen die laufende Weiterentwicklung von V93000, Speicher- und System-Level-Test und sollen technologische Führungspositionen absichern.
• Omiya Technology Hub: Der Omiya Technology Hub soll in der ersten Hälfte des Geschäftsjahres 2027 eröffnen. Er verbindet Funktionen aus Tokio, Gunma und Sendai, schafft Labor- und Entwicklungsflächen und soll Zusammenarbeit sowie Talententwicklung beschleunigen. Der Standort unterstützt damit Advantests Ausbau von Forschung, Systementwicklung und kundennahem Engineering in Japan.
• US Innovation Center: Advantest baut in Kalifornien zusätzliche Innovation-Center auf. Der Standort San Jose wurde 2026 eröffnet, während Sunnyvale im Aufbau ist. Die Zentren sollen Kunden, Partner und eigene Entwickler näher zusammenbringen, gemeinsame Testlösungen beschleunigen und das Ökosystem rund um ATE, Interfaces, Packaging und neue KI-Chips verbreitern.
• Applied Materials EPIC: Advantest beteiligt sich als erstes ATE-Unternehmen am EPIC Center von Applied Materials. Die Zusammenarbeit soll Front-End-Prozessentwicklung und Back-End-Test stärker verbinden, besonders bei Advanced Packaging und neuen Chiparchitekturen. Dadurch will Advantest Testanforderungen früher in Entwicklungszyklen einbringen und gemeinsame Lösungen mit Geräte-, Material- und Chipunternehmen entwickeln.
• SiConic ausbauen: Mit SiConic baut Advantest die Validierung vor dem eigentlichen Produktionstest aus. Die Software- und Hardwareumgebung verlagert Bring-up, Debugging und Testentwicklung teilweise vom teuren ATE auf Bench-Systeme. Damit sollen Testerzeit freigesetzt, Entwicklungszyklen verkürzt und Datenflüsse zwischen Design-, Validierungs- und Produktionstest enger verbunden werden.

Abhängigkeiten

KI-Boom treibt Wachstum, erhöht aber Kunden-, Asien-, Komponenten- und Zykluskonzentration deutlich.

• KI- und HPC-CapEx: Der aktuelle Nachfrageboom wird stark von KI-Beschleunigern, Hochleistungsrechnern und zugehörigem High-Bandwidth-Memory getragen. Diese Bausteine benötigen aufwendige Tests und treiben die Nachfrage nach SoC- und Speichertestern überdurchschnittlich. Der gleiche Hebel wirkt jedoch rückwärts: Verzögerte Rechenzentrumsinvestitionen, effizientere Chiparchitekturen oder schwächere Endnachfrage könnten Bestellungen kurzfristig verschieben. Weil Advantest seine Kapazität gerade deutlich erhöht, würde eine abrupte Normalisierung nicht nur Umsatzwachstum bremsen, sondern auch Auslastung, Bestände und die Rendite der laufenden Erweiterungsinvestitionen spürbar belasten.
• Großkunden: Die Kundenkonzentration ist inzwischen materiell: Der NVIDIA-Konzern war im Geschäftsjahr 2025 der größte ausgewiesene Einzelkunde, daneben blieb TSMC bedeutend; zusammen mit weiteren Großkunden entfällt ein großer Umsatzblock auf wenige Abnehmer. Diese Kunden bestimmen mit ihren Produkt-Roadmaps, Foundry-Kapazitäten und Qualifikationsentscheidungen direkt den Testerbedarf. Ein Designwechsel, verlorener Socket, verschobener Ramp oder eine interne Beschaffungsänderung kann deshalb schneller wirken als eine breite Branchenabschwächung. Gleichzeitig schafft die enge Zusammenarbeit hohe Eintrittsbarrieren und tiefe technische Integration.
• Asien und Taiwan: Der überwiegende Umsatz entsteht in Asien, wobei Taiwan der mit Abstand größte einzelne Länderblock ist. Das folgt der Konzentration moderner Foundry-, Packaging- und Speicherkapazitäten in der Region und ist operativ logisch, erhöht aber die Empfindlichkeit gegenüber geopolitischen Spannungen, Naturereignissen und lokalen Investitionszyklen. Eine Unterbrechung in Taiwan, China oder Südkorea könnte gleichzeitig mehrere große Kunden und deren Zulieferer treffen. Für Advantest wären dann sowohl Neuaufträge als auch Installation und Service betroffen, obwohl die Endnachfrage nach Chips global verteilt sein kann.
• Halbleiter-Testzyklus: ATE ist Investitionsgut und reagiert stärker auf Kapazitäts- und Technologiewechsel als der laufende Halbleiterverbrauch. Kunden können Testerbestellungen vorziehen, verschieben oder über mehrere Quartale strecken, wenn Produkt-Ramps, Auslastung oder Kapitalbudgets angepasst werden. Advantest nennt diese Zyklik ausdrücklich als Geschäftsrisiko; zugleich können plötzliche Aufschwünge die eigene Lieferfähigkeit überfordern. Das erklärt die hohen Schwankungen zwischen schwächeren Jahren und aktuellen Rekordphasen. Für die Bewertung ist daher entscheidend, ob neue Testkomplexität dauerhaft mehr Testinhalt schafft oder lediglich einen zyklischen Spitzenbedarf erzeugt.
• Kritische Komponenten: Advantest benötigt spezialisierte Halbleiter, Elektronik und weitere Komponenten für leistungsfähige Testsysteme. Bei abrupt steigender Kundennachfrage kann die Beschaffung nicht immer im gleichen Tempo wachsen; im ersten Quartal des Geschäftsjahres 2026 nannte das Unternehmen insbesondere knappe Speicherkomponenten als operative Einschränkung. Verzögerungen wirken direkt auf Auslieferungen, weil Tester kundenspezifisch konfiguriert und überwiegend auf Bestellung gefertigt werden. Das Risiko steigt mit dem schnellen KI-getriebenen Kapazitätsausbau, da zusätzliche Produktionslinien ohne parallele Lieferantenskalierung keinen entsprechenden Umsatz ermöglichen.
• Fertigungsnetz: Die Produktion und Teile der externen Fertigung konzentrieren sich auf ein begrenztes Netz von Standorten und Partnern. Der aktuelle Risikobericht nennt Produktionsstätten in Japan sowie einen Produktionsstandort und einen Auftragsfertiger in Malaysia als besonders hochwassergefährdet. Naturereignisse, Strom- oder Logistikausfälle können deshalb Fertigung und Zulieferung gleichzeitig treffen. Weil die Systeme technisch komplex sind und kurzfristige Verlagerungen nicht beliebig möglich sind, kann ein einzelner Standortausfall den Hochlauf verzögern und bei starkem Nachfrageüberhang überproportional auf Umsatz und Kundentermine wirken.
• Exportkontrollen: Advantest verkauft den überwiegenden Teil seiner Systeme außerhalb Japans und ist deshalb direkt von Exportkontrollen, Sanktionen, Zöllen und lokalen Handelsregeln betroffen. Verschärfungen zwischen den USA, China und verbündeten Staaten können Lieferungen bestimmter Technologien einschränken, Genehmigungen verlängern oder Kundeninvestitionen verlagern. Das betrifft nicht nur direkte Verkäufe, sondern auch Komponenten und Serviceketten. Besonders relevant ist dies, weil große Teile der Nachfrage aus asiatischen Halbleiterzentren kommen und die Produktentwicklung eng mit führenden Prozess- und Packaging-Generationen verbunden ist.
• Cyber- und IT-Risiko: Die globale Entwicklungs-, Produktions- und Serviceorganisation hängt von vernetzten IT-Systemen und vertraulichen Kundendaten ab. Ein Cybervorfall im Februar 2026 zeigte, dass solche Risiken nicht rein theoretisch sind. Angriffe können interne Abläufe, Lieferkettenkommunikation, Entwicklung oder Kundenservice beeinträchtigen und zusätzliche Wiederherstellungs- sowie Sicherheitskosten auslösen. Bei einem Anbieter, der eng in sensible Halbleiterentwicklungen eingebunden ist, kommt außerdem das Risiko von Informationsabfluss hinzu. Die operative Wirkung hängt davon ab, welche Systeme betroffen sind und wie schnell isoliert und wiederhergestellt werden kann.

Probleme der Branche und Lösungen

• KI-Testkomplexität: KI- und HPC-Prozessoren erhöhen Pin-Zahl, Datenraten, Leistungsaufnahme und Parallelität. Hersteller müssen komplexere digitale und Mixed-Signal-Funktionen in engem Takt testen, ohne Testzeit und Kosten proportional mitwachsen zu lassen. Advantest adressiert das mit der skalierbaren V93000-EXA-Plattform und Pin Scale 5000B. Die Architektur erhöht digitale Testdichte und Performance und erlaubt Kunden, neue Hochleistungsbausteine auf einer modular erweiterbaren ATE-Plattform zu qualifizieren.
• 3D-Chiplets: Heterogene Integration, Chiplets und 3D-Packaging verschieben Fehlerkosten nach oben: einzelne Dies müssen früher und präziser geprüft werden, während thermische, Interface- und Systemeffekte zusätzliche Teststufen und Abstimmung zwischen mehreren Zulieferern erfordern. Advantest kombiniert ATE, Handler, Device Interfaces und Partnerlösungen zu integrierten Testzellen. Kooperationen mit Probe- und Interface-Spezialisten sowie die EPIC-Partnerschaft sollen Test bereits früher mit Packaging- und Prozessentwicklung verzahnen.
• Validierungsengpass: Bring-up, Debugging und Testprogrammentwicklung auf produktionsnahen ATE-Systemen binden teure Testerzeit. Bei komplexen SoCs kann das Entwicklungszyklen verlängern und Kapazität blockieren, die parallel für Qualifikation oder Serienhochlauf benötigt wird. SiConic verlagert Teile dieser Arbeit in eine einheitliche Bench-Umgebung und verbindet sie mit EDA-Flows. Entwickler können Tests früher vorbereiten und debuggen, bevor Produktions-ATE belegt wird, wodurch Testerzeit und Übergaben reduziert werden.
• Testkapazität: Sprunghaft steigende KI-Nachfrage kann die verfügbare Lieferkapazität für Tester schneller überholen als Produktions- und Zulieferketten erweitert werden. Für Chipkunden entstehen dadurch längere Vorlaufzeiten genau während kritischer Produkt- und Rechenzentrumsrampen. Advantest erweitert die SoC-Tester-Kapazität und baut strategische Bestände kritischer Komponenten auf. Parallel werden Lieferanten und Fertigungspfade gestärkt, damit der Konzern kurzfristige Nachfragespitzen besser bedienen und Engpässe im Hochlauf begrenzen kann.
• Anlagenverfügbarkeit: Große installierte Testerflotten müssen hohe Auslastung liefern; ungeplante Stillstände, heterogene Wartungsdaten und verspätete Fehlererkennung erhöhen Produktionskosten. Mit wachsender Testkomplexität wird die koordinierte Überwachung ganzer Testzellen für Kunden schwieriger. EM360 und Uptime Services bündeln Zustands-, Wartungs- und Flottendaten für Testequipment. Advantest kann dadurch Service gezielter planen, Anlagenzustände transparenter machen und Kunden helfen, Stillstände sowie unnötige manuelle Diagnose in der Produktion zu reduzieren.
• Probe-Verschleiß: Probe Cards verschmutzen und verschleißen durch wiederholten Waferkontakt. Unpassende Reinigungsintervalle können Kontaktfehler, Retests und Stillstand verursachen oder umgekehrt unnötige Reinigung auslösen, die Verbrauchsmaterial und produktive Testzeit kostet. Adaptive Probe Cleaning optimiert Reinigungsentscheidungen datenbasiert innerhalb des Produktionsablaufs. Die Lösung soll Reinigungszyklen an tatsächliche Kontaktbedingungen anpassen, stabile elektrische Verbindung unterstützen und vermeidbare Testerunterbrechungen sowie übermäßigen Probe-Card-Verschleiß reduzieren.

Advantest: Burggraben

Ein außergewöhnlich konzentrierter ATE-Markt, hohe Wechselkosten und technologische Tiefe sichern Advantest; Zyklik, Teradyne und kundenseitiger Preisdruck begrenzen die Dauerhaftigkeit.

Beständigkeit: Starker, zyklischer Moat

Risiko: Der ungeschützte Anteil bleibt durch Teradynes HBM-Fortschritte, neue Testarchitekturen, Kundenkonzentration, Investitionszyklen und möglichen Preiswettbewerb angreifbar.

Quellen des Burggrabens

• Duopol-Marktanteil: Advantest beansprucht 58% des Testermarktes; gemeinsam mit Teradyne kontrolliert das Duopol ungefähr 80%, seit Jahren weitgehend stabil.
• Wechselkosten: V93000-Programme, Testdaten, Schnittstellen und qualifizierte Produktionsprozesse machen Anbieterwechsel teuer, obwohl Advantest selbst neue Marktteilnehmer ausdrücklich als möglich anerkennt.
• Technologie-IP: Breites SoC-, Speicher-, HBM- und Systemtestportfolio, ergänzt durch Software-Ökosysteme und laufende Plattform-Erweiterungen, schützt anspruchsvolle Kundenprogramme.
• Rendite-Preissetzung: FY2025 erzielte Advantest 44,2% operative Marge und 54,4% ROIC; diese Werte belegen starke Monetarisierung, bleiben aber zyklisch.

Advantest: Finanzen